Expansionsport VC20
Beschreibung[Bearbeiten | Quelltext bearbeiten]
Der Expansionsport (englisch: Expansion - Erweiterung) des VC20 wird alternativ oft auch als Modulsteckplatz, Modulport oder Memory-Expansion-Port bezeichnet. Dieser Port ist eine rechteckige Aussparung an der Rückseite des VC-20 Gehäuses und für die Erweiterung des Systems gedacht. Hier werden alle wichtigen Signale des VC-20 herausgeführt. Dadurch ergibt sich ein großer Anwendungsbereich. Vom Anschluss einer einfachen Resettaste über Modem bis zum EPROM-Programmiergerät sind fast alle erdenklichen Erweiterungen möglich. Dieser Port wurde jedoch fast ausschließlich von Steckmodulen benutzt, die Anwendungsprogramme, Spiele oder zusätzlichen RAM-Speicher enthalten. Eine der letzten Entwicklungen für diesen Steckplatz ist die Final Expansion.
Im Gegensatz zum Userport gibt es am Expansionsport keine frei programmierbaren Leitungen, d.h. Expansionsport-Module müssen permanent am Daten- und Adressbus der CPU MOS 6502 "mitlauschen" und timingkonform Einfluss nehmen. Für einfache Basteleien ist der Expansionsport dadurch nicht geeignet.
Anschlussbelegung[Bearbeiten | Quelltext bearbeiten]
Der Expansionsport ist eine 2-reihige Platinenbuchse mit insgesamt 44 Kontakten. Das Rastermaß, also der Mittenabstand zwischen den Kontakten, beträgt 3,96 mm.
Achtung: Die Pinbelegung ist gespiegelt zum Expansionsport des C64.
| Pin | Signal | Bedeutung | Erläuterung |
|---|---|---|---|
| 1 | GND | Ground | Systemmasse (0 Volt) |
| 2 | D0 | Datenleitung 0 | Datenbus des Rechners |
| 3 | D1 | Datenleitung 1 | |
| 4 | D2 | Datenleitung 2 | |
| 5 | D3 | Datenleitung 3 | |
| 6 | D4 | Datenleitung 4 | |
| 7 | D5 | Datenleitung 5 | |
| 8 | D6 | Datenleitung 6 | |
| 9 | D7 | Datenleitung 7 | |
| 10 | BLK 1 | Speicherblock 1 | Chipselect für Block 1; Low-Pegel, wenn Adressbus innerhalb $2000-$3FFF liegt. |
| 11 | BLK 2 | Speicherblock 2 | Chipselect für Block 2; Low-Pegel, wenn Adressbus innerhalb $4000-$5FFF liegt. |
| 12 | BLK 3 | Speicherblock 3 | Chipselect für Block 3; Low-Pegel, wenn Adressbus innerhalb $6000-$7FFF liegt. |
| 13 | BLK 5 | Speicherblock 5 | Chipselect für Block 5; Low-Pegel, wenn Adressbus innerhalb $A000-$BFFF liegt. |
| 14 | RAM 1 | RAM 1 | Chipselect für RAM-Bausteine (Speicherbereich $0400 - $07FF) |
| 15 | RAM 2 | RAM 2 | Chipselect für RAM-Bausteine (Speicherbereich $0800 - $0BFF) |
| 16 | RAM 3 | RAM 3 | Chipselect für RAM-Bausteine (Speicherbereich $0C00 - $0FFF) |
| 17 | V R/W | VIC Read - Write | High-Pegel bei Lesezyklus, Low-Pegel bei Schreibzyklus vom VIC |
| 18 | C R/W | CPU Read - Write | High-Pegel bei Lesezyklus, Low-Pegel bei Schreibzyklus der CPU |
| 19 | IRQ | Interrupt Request | Unterbrechungsanforderung; siehe IRQ |
| 20 | NC | Nicht verbunden | |
| 21 | +5V DC | Betriebsspannung +5V DC | + 5 Volt Gleichspannung. |
| 22 | GND | Ground | Systemmasse (0 Volt) |
| A | GND | Ground | Systemmasse (0 Volt) |
| B | A0 | Adressleitung 0 | Adressbus des Rechners |
| C | A1 | Adressleitung 1 | |
| D | A2 | Adressleitung 2 | |
| E | A3 | Adressleitung 3 | |
| F | A4 | Adressleitung 4 | |
| H | A5 | Adressleitung 5 | |
| J | A6 | Adressleitung 6 | |
| K | A7 | Adressleitung 7 | |
| L | A8 | Adressleitung 8 | |
| M | A9 | Adressleitung 9 | |
| N | A10 | Adressleitung 10 | |
| P | A11 | Adressleitung 11 | |
| R | A12 | Adressleitung 12 | |
| S | A13 | Adressleitung 13 | |
| T | I/O2 | Input/Output 2 | Ein-/Ausgabebereich 2 ; Low-Pegel, wenn Adressbus innerhalb $9800-$9BFF liegt. |
| U | I/O3 | Input/Output 3 | Ein-/Ausgabebereich 3 ; Low-Pegel, wenn Adressbus innerhalb $9C00-$9FFF liegt. |
| V | SΦ2 | S Phi 2 | Systemtakt (1,108 MHz bei PAL, 1,018 MHz bei NTSC) |
| W | NMI | Non Maskable Interrupt | siehe NMI |
| X | RESET | Reset | Zieht man diese Leitung auf Low-Pegel, dann werden alle Bausteine neu initialisiert. Der Programmzähler der CPU wird mit dem Reset-Vektor $FFFC und $FFFD (normalerweise $FD22) geladen. |
| Y | NC | Nicht verbunden | |
| Z | GND | Ground | Systemmasse (0 Volt) |
